本月3号，台积电（TSMC）宣布，率先完成5nm的架构设计，基于EUV极紫外微影（光刻）技术，且已经进入试产阶段。 根据官方数据，相较于7nm（第一代DUV），基于Cortex A72核心的全新5nm芯片能够提供1.8倍的逻辑密度、速度增快15%。同样制程的SRAM也十分优异且面积缩减。 台积电同时宣布提供完整的5nm设计规则手册、SPICE模型、制程设计套件以及通过硅晶圆验证的基材，并且全面支持EDA（电子自动化设计工具）。 今年初，台积电曾表示，5nm将于2020年底之前量产，考虑到还有1年半的时间，完全可以期待。 据悉，此次的第一代5nm是台积电第二次引入EUV技术，多达14层；而第二代7nm（预计今年苹果A13、麒麟985/990要用）的EUV，只有4层规模。 随着格芯（GF）、联电的退出，目前能够做7nm以及更先进工艺晶圆的厂商就只剩下了三星、台积电和Intel，但Intel实际上并不和台积电直接竞争，因为其晶圆厂甚至连满足自家需求都还捉急，只是保不齐对手AMD会重金下单。 |
16 人关注
36 人关注
59 人关注
/1 
半导体行业数据信息服务中心
“芯界头条”www.icdream.com诞生于2010年，通过8年的沉淀已经成为业内首屈一指的专业论坛，成为行业内数万资深工程师信息交互、分享的首选平台。2018年论坛正式升级成为中国半导体行业数据信息服务中心-芯界头条。为行业内30万从业工程师，1500家业内企业，提供更全面，更专业，更精准，更深度的数据信息服务。
Powered by Discuz! X3.4 © 2001-2013 Comsenz Inc.
芯界头条 ( 京ICP备11009903 )
GMT+8, 2019-10-19 00:48 , Processed in 0.061675 second(s), 30 queries .
